Devrede Yalan Söyleyemeyen Yapay Zeka Öğretmeni

Tarayıcı tabanlı CPU simülatörü digiwleea'nın yapay zeka öğretmenine bir tam toplayıcı istediğinizde, saniyeler içinde doğru kablolanmış bir devre canvasa düşüyor. Bunun sırrı modelin güvenilir olması değil; sistemin modelin geometriyle hiç ilgilenmesine izin vermemesi. Model yalnızca mantıksal bir netlist (hangi kapı hangi pine bağlı) üretiyor, yerleşimi tamamen ayrı bir motor yapıyor.

Yerleşim motoru birkaç strateji dener, ama gerçek güvence doğrulamada: aday yerleşim, simülatörün kendi union-find algoritmasıyla tüm pin ve kablo uçlarını elektriksel ağlara böler, bu bölünme modelin istediği netlistle birebir eşleşmiyorsa devre çöpe atılır. Kısa devre, yüzen pin ya da yanlışlıkla değen bir kablo — hepsi bu tek kontrolle yakalanıyor, ayrı bir doğrulayıcı değil, üretimde kullanılan gerçek motor üzerinden.

Devre kurulduktan sonra sistem onu simüle edip gerçek doğruluk tablosunu modele geri veriyor; model kendi özgüvenine değil ölçülen davranışa göre yeniden deniyor. Hiçbir aday doğrulanamazsa öğretmen basitçe devre çizmiyor ve bunu söylüyor — yanlış ama inandırıcı bir çıktı göstermek yerine dürüst bir ret tercih ediliyor. Yeniden kullanılabilir kütüphane parçaları da kaydedilmeden önce aynı şekilde doğrulanıyor.

Mühendisler için asıl ders şu: modelin çıktısını iyi olduğu anlamsal katmanla sınırlayın, doğrulamayı taklit bir kontrolcü değil gerçek üretim motoruyla yapın, ölçülen gerçekliği geri besleyin ve akla yatkın yanlıştan çok dürüst reddi tercih edin. Bu desen LLM tabanlı her araç için genellenebilir.