Yan Yana İstiflenen Bellek Çipleri HBM'in Isı Sorununu Çözüyor
V-Die ve MOSAIC, DRAM'i dikey yerine yatay istifleyerek HBM'in ısınma sorununu çözüp bellek bant genişliğini artırmayı hedefliyor.
Yapay zeka çipleri için kullanılan HBM (yüksek bant genişlikli bellek) mimarisi, DRAM katmanlarını dikey olarak üst üste istifliyor; ancak bu yaklaşım büyüyen model boyutları karşısında yetersiz kalmaya başladı ve daha fazla katman eklemek, çipin kendi ısısıyla boğulma riskini artırıyor. IEEE VLSI Sempozyumu'nda sunulan iki ayrı araştırma, DRAM dilimlerini üst üste değil yan yana dizerek bu soruna alternatif bir çözüm öneriyor.
Güney Kore'deki UNIST ve Hanbat Ulusal Üniversitesi'nden araştırmacıların geliştirdiği V-Die tasarımı, dilimler arasına mikroakışkan soğutma kanalları yerleştirerek sıcaklığı 45°C civarında tutmayı, aynı zamanda dikey bağlantı gereksinimini ortadan kaldırarak daha fazla bellek hücresi ve bağlantı yoğunluğu sağlamayı hedefliyor. Simülasyonlarda, HBM4'e kıyasla yüzde 82 hız artışı ve GPT3 benzeri iş yüklerinde belirgin gecikme azalması elde edilmiş.
Japonya'daki Tokyo Üniversitesi, Tohoku Üniversitesi ve Riken ekibinin geliştirdiği MOSAIC ise dilimleri substrata endüktif bağlantı bobinleriyle iletişim kurduruyor; bu sayede hizalama toleransı artıyor ve fiziksel bağlantı sorunları azalıyor. MOSAIC'in, HBM4'ün iki katı kapasiteye ulaşırken sıcaklığı yalnızca yaklaşık 1°C artırması bekleniyor.
Her iki yaklaşım da henüz prototip aşamasında olsa da, bellek üreticilerinin ve GPU tasarımcılarının gelecekteki termal ve bant genişliği sınırlarını aşmak için istifleme yönünü kökten değiştirebileceğini gösteriyor; bu da donanım mühendisleri için yeni bir tasarım paradigmasının işaretleri olabilir.